[서울타임즈뉴스 = 최남주 기자] 삼성전자가 세계 최초로 업계 최고 성능의 HBM4를 양산 출하하며 차세대 고대역폭 메모리 시장 선점에 본격적으로 나섰다. 인공지능(AI)과 데이터센터 중심으로 고성능 메모리 수요가 급증하는 가운데, 삼성전자는 최선단 공정과 설계 혁신을 바탕으로 성능과 전력 효율, 공급 안정성을 동시에 끌어올렸다는 평가다.

삼성전자는 HBM4 개발 초기 단계부터 JEDEC 표준을 상회하는 성능 목표를 설정하고 제품 개발을 추진해왔다. 이번 HBM4에는 10나노급 6세대인 1c D램을 선제적으로 적용했으며, 재설계 없이 양산 초기부터 안정적인 수율과 업계 최고 수준의 성능을 확보했다. 특히 기존 검증 공정을 적용하던 관행에서 벗어나 1c D램과 파운드리 4나노 공정을 과감히 도입한 점이 차별화 요소로 꼽힌다.

삼성전자 메모리개발담당 황상준 부사장은 “HBM4는 공정 경쟁력과 설계 개선을 통해 성능 확장 여력을 충분히 확보했다”며 “고객의 성능 상향 요구를 적기에 충족할 수 있는 기반을 마련했다”고 강조했다. 이번 HBM4의 핵심 경쟁력은 데이터 처리 속도다. 삼성전자는 1c D램과 베이스 다이에 4나노 공정을 적용해 JEDEC 표준인 8Gbps를 약 46% 웃도는 11.7Gbps의 동작 속도를 안정적으로 구현했다.

이는 전작 HBM3E의 최대 핀 속도 9.6Gbps 대비 약 1.22배 향상된 수치다. 나아가 최대 13Gbps까지 구현이 가능해, 대규모 AI 모델에서 심화되는 데이터 병목 현상을 효과적으로 해소할 수 있을 것으로 기대된다.

대역폭 역시 대폭 확대됐다. 삼성전자의 HBM4는 단일 스택 기준 최대 3.3TB/s의 메모리 대역폭을 제공해, 고객사 요구 수준인 3.0TB/s를 상회한다. 이는 전작 대비 약 2.7배 향상된 수치로, GPU와 가속기 연산 성능을 극대화하는 데 핵심 역할을 할 전망이다. 용량 측면에서도 12단 적층 기준 36GB를 제공하며, 향후 16단 적층 기술을 통해 최대 48GB까지 확장할 계획이다.

전력 효율과 발열 관리에서도 의미 있는 진전을 이뤘다. HBM4는 I/O 핀 수가 기존 1,024개에서 2,048개로 늘어나면서 전력 소모와 열 집중 문제가 커질 수 있었지만, 삼성전자는 코어 다이에 저전력 설계를 적용하고 전력 분배 네트워크를 최적화해 이를 해결했다.

TSV 데이터 송수신 저전압 설계를 통해 구동 전압을 낮추면서 전 세대 대비 에너지 효율을 약 40% 개선했고, 열 저항과 방열 특성도 각각 10%, 30% 향상시켰다. 데이터센터 환경에서 전력 비용과 냉각 부담을 동시에 줄일 수 있는 구조다.

삼성전자의 강점은 기술 자체를 넘어 공급 안정성에 있다. 로직·메모리·파운드리·패키징을 모두 아우르는 IDM 구조를 갖춘 삼성전자는 HBM 고도화 과정에서 중요성이 커지는 베이스 다이를 자체 파운드리 공정과 긴밀히 연계해 개발하고 있다. DTCO 협업을 통해 품질과 수율을 동시에 확보하는 한편, 선단 패키징 역량을 내재화해 공급망 리스크와 생산 리드타임을 최소화했다.

AI GPU와 차세대 ASIC을 개발하는 글로벌 하이퍼스케일러들로부터 HBM 공급 협력 요청도 이어지고 있다. 삼성전자는 이러한 수요 확대를 반영해 2026년 HBM 매출이 2025년 대비 3배 이상 증가할 것으로 보고, HBM4 생산 능력을 선제적으로 확대 중이다. 평택사업장에 확보된 대규모 클린룸과 DRAM 생산 인프라는 수요 급증 시에도 유연한 대응을 가능하게 한다.

향후 로드맵도 명확하다. 삼성전자는 2026년 하반기 HBM4E 샘플 출하를 계획하고 있으며, 2027년부터는 고객 맞춤형 Custom HBM 샘플링을 순차적으로 진행할 예정이다. HBM4 양산을 통해 확보한 1c 공정 기반의 품질과 공급 안정성은 차세대 고부가 제품 전환 과정에서도 핵심 경쟁 요소가 될 것으로 전망된다. AI 시대를 겨냥한 삼성전자의 HBM 전략이 메모리 시장 판도를 어떻게 바꿀지 주목된다.