[서울타임즈뉴스 = 김창수 기자] SK하이닉스가 장태수 부사장(미래기술연구원 산하 담당)이 지난 19일 서울 중구 대한상공회의소(대한상의)에서 열린 ‘제52회 상공의 날’ 기념 행사에서 대통령 표창을 받았다고 20일 밝혔다.

상공의 날은 산업 및 경제 발전을 이끈 상공업자의 노고를 기리고 기업 경쟁력을 높이기 위해 제정된 기념일로  년 상공업 발전에 기여한 기업인·근로자·단체 등을 대상으로 시상식이 열린다.

이날 장 부사장은 세계 최초로 최단 기간 내 10나노(nm)급 6세대(1c) 미세공정 기술이 적용된 16Gb(기가비트) DDR5 D램을 개발해 국내 반도체 산업 경쟁력을 높인 공로로 대통령 표창을 수상했다고 SK하이닉스 측은 설명했다.

10나노(nm)급 D램 공정 기술은 1x(1세대)-1y(2세대)-1z(3세대)-1a(4세대)-1b(5세대)-1c(6세대) 순으로 개발되어 왔으며, SK하이닉스는 2024년 8월 세계 최초로 1c 기술 개발에 성공했다.

장태수 부사장은 20년간 메모리 선행 기술 및 소자 연구에 매진한 전문가로, 44나노부터 10나노까지 10세대에 걸쳐 핵심 기술 개발에 참여했다.

특히 그는 기존 소자의 미세화 한계를 극복하기 위해 말 안장(Saddle) 모양의 핀펫(FinFET)인 Saddle-Fin 구조를 개발, D램 셀(Cell) 트랜지스터에 성공적으로 적용해 44나노 D램을 세계 최초로 양산하는 데 기여했다. 훗날, 이 기술은 모든 D램 제조사로 확산되며 업계 표준으로 자리 잡았다.

‘1c D램 개발 TF’에서 소자 총괄 리더로 참여한 이후 장 부사장은 세계 최초로 최단 기간 내 1c DDR5 D램을 개발하는 성과를 냈다[관련기사]. 1c 공정 기술은 메모리 성능을 높이고 전력 소비를 줄이는 첨단 선행 기술로 HPC(고성능 컴퓨팅) 및 AI 성장의 필수 기술로 여겨진다.

장 부사장은 수상 소감을 묻자 “모두가 함께 이룬 성과”라며 구성원들에게 공을 돌렸다.

“선배님들이 다져놓은 튼튼한 뼈대 위에 구성원이 힘을 합쳐 이룬 성과다. 제가 모두를 대신해서 상을 받았다고 생각한다. 이번 수상을 위해 물심양면 지원해 주신 선후배 구성원과 가족들에게 감사 인사를 전한다”

이번 성과가 의미 있는 이유를 묻자 장 부사장은 “세계 최초, 최단 기간 내 개발을 통해 SK하이닉스가 가장 먼저 기술 주도권을 확보했기 때문”이라고 설명했다.

“메모리의 경우 최소 회로 선폭 기술을 통해 고성능 제품을 구현할 수 있다. 이 기술을 가장 먼저 개발하는 것은 중요한 의미를 갖는다. 초고속·저전력 제품을 선제적으로 고객들에게 공급하고, 프리미엄 시장에 빠르게 진입해 초기 수요를 선점하는 효과를 얻을 수 있기 때문이다. 동일 면적의 웨이퍼에서 더 많은 칩을 생산할 수 있어 원가 경쟁력도 확보 가능하다. 이번 1c DDR5 D램 개발로 SK하이닉스는 기술 리더십을 더욱 공고히 할 것이다”

아울러 장 부사장은 이번에 개발한 기술이 HBM 성능을 높이는 데에도 기여할 것으로 내다봤다.

“D램 셀 크기를 줄이면, 동일 규격의 실리콘 안에 더 많은 D램 셀을 배치할 수 있다. 이 정해진 HBM의 칩 크기 및 높이를 유지하면서 용량을 높일 수 있다는 이야기디 또한, 셀 크기가 작아져 여유 공간이 생기므로 HBM 내부에 다양한 설계를 시도해 여러 기능을 추가할 수도 있다. 미세화를 통해 작아진 칩과 감소된 전력은 HBM 열 관리에도 긍정적인 효과를 냅니다. 이를 토대로 완성된 HBM은 AI 산업 발전을 가속화할 것으로 예상한다”

또한 시장을 선도하는 혁신 원동력에 대해 장 부사장은 “원팀(One Team) 문화를 조성하고 실패를 공유하며 기술 한계를 돌파하는 리더십”이라고 말했다.

“하나된 소통을 통해 서로의 실패를 공유하고 그것을 교훈 삼아 성장하는 문화를 조직에 내재화했다. 1c DDR5 D램은 이 문화 속에서 완성될 수 있었다고 생각한다”

장 부사장은 “앞으로 마주할 수많은 어려움 속에서도 자신감을 잃지 말고 힘을 합친다면 반드시 값진 성과로 돌아올 것으로 믿는다”며 “원팀과 실패 공유의 문화를 지속해서 실천하는 것이 중요하다”고 강조했다. 아울러 장 부사장은 미세공정 혁신에 더욱 속도를 내겠다는 포부도 밝혔다.

“데이터 저장을 담당하는 캐패시터의 면적을 확보하기 위해 고유전율 소재 및 새로운 구조의 캐패시터 개발에 주력하고 있다. 또, 데이터 입출력을 담당하는 셀 트랜지스터의 누설 전류를 최소화하고자 구조 혁신에도 힘쓰는 중이다. 이밖에 새로운 소재를 개발해 셀과 셀이 가까워지면서 발생하는 간섭 현상을 개선하는 등 다양한 노력을 펼치고 있다”